9.4.4 同步态模块的Verilog HDL实现及仿真