9.4.3 校核态模块的Verilog HDL实现及仿真