5.5.2 非相干解调法的Verilog HDL设计