7.2.4 微分鉴相模块的Verilog HDL实现