4.6.1 测试激励的Verilog HDL设计