4.6 层次图的打包
目的：打包设计，层次图的检查，多级原理图的绘制。
1.层次图的使用
（1）选择View→Hierarchy Viewer命令显示层次图，如图4-6-1所示。
（2）在Hierarchy Viewer中，单击root设计的两页进入页面。进入ram设计并查看设计，进入data设计查看daamp的两个图例。
（3）在daamp设计中层次图被打包后，设计被重复使用。
2.重用设计的设置
（1）在原理图编辑器窗口，选择File→Export Physical命令，如图4-6-2所示。
（2）在Package Design选项下，单击Advanced按钮。
打开Packager Setup窗口，如图4-6-3所示，可以设置6个选项：Properties、State File、From Layout、Report、Layout、Subdesign。
图4-6-1 层次图显示
图4-6-2 菜单栏
图4-6-3 Packager Setup窗口
Properties为默认选项，设置原理图打包属性，可以定义属性用于打包，也可以指定某些属性打包时不考虑，还可以设置在输出报告时的属性，也可以单击Property Flow Setup 按钮设置默认属性。
从图4-6-3可以看出，在Properties栏可以变更7种类型的属性。
➢Package：包括的是原理图中有相同属性的元件。没有相同属性的元件不会打包到一起。如果想要将某些属性相同的元件打包到一起，就将其属性加入此栏，单击Add按钮即可。如果想要移走，单击Remove按钮。
➢Strict Package：此栏用于限制打包，指定仅有此属性的元件才可以打包到一起。仅包含带有此打包属性的实体，不能打包任何其他属性。
➢Component definition properties：指定元件定义属性的名称。打包时用于创建可以交换的物理元件。
➢Component instance properties：指定元件实体属性的名称。打包时用于创建可以交换的物理元件。
➢Property Confilicts：定义从pstprop.dat 文件中过滤的属性。
➢Filter Properties：在打包输出文件中忽略某些属性。
➢Pass：输出元件属性。
单击Property Flow Setup按钮可改变Design Entry HDL 和PCB 编辑器的默认属性流程，也可以从pxlba.txt 文件导入属性和打包的文件。
（3）在Properties选项卡中，定位到Component Instance属性列表，并单击右边的Add按钮，如图4-6-4所示。
（4）在Add Property窗口，如图4-6-5所示，进入hard_location并单击OK按钮。如图4-6-6所示，HARD_LOCATION出现在Component Instance属性列表里。这个属性防止设计参量的重命名，并且把重复使用的DAAMP模块联系起来。
图4-6-4 Component选框
图4-6-5 Add Property窗口
图4-6-6 选择HARD_LOCATION
（5）在Packager Setup窗口，单击Subdesign选项卡，如图4-6-7所示。
Subdesign选项卡可以指定如何打包层次设计中的模块，可以为模块创建指定的子设计状态文件。在定义子设计状态文件之后，可以强制打包子设计中的每个元件进入子设计状态文件，甚至可以定制如何打包子设计状态文件来代替新的子设计。
➢Generate Subdesign：创建子设计状态文件。子设计是打包过的包含逻辑的模块，可以被重用。使用打包工具，可以保存子设计的打包内容为子设计状态文件。单击Add按钮添加子设计名称。
➢Force Subdesign：强制打包进入子设计。将子设计中的每个实体打包进子设计状态文件。单击Add按钮添加子设计名称。
➢Use Subdesign：如果想要应用子设计状态文件的打包信息，仅给子设计中那些新的实体打包。可以改变子设计，而不影响已经存在的其他子设计。
➢Subdesign Suffix：为重用模块定义不同的编号，默认是“_”。
（6）定位到Use Subdesign选项，并单击右边的Add按钮，如图4-6-8所示。
图4-6-7 Subdesign选项卡
图4-6-8 Use Subdesign选项
（7）在Add Subdesign对话框中输入daamp并单击OK按钮，如图4-6-9所示。daamp显示在Use Subdesign列表中，如图4-6-10所示。
图4-6-9 Add Subdesign窗口
图4-6-10 添加daamp
（8）单击OK按钮返回Export Physical窗口。
（9）在Export Physical窗口，关闭Update PCB Editor Board（Netrev）选项。
（10）单击OK按钮，当打包完成后，单击NO按钮跳过报告窗口。原理图被标注并保存到磁盘。
3.显示赋值属性
（1）在层次视图中，单击data设计。在data设计下，单击每一个daamp设计，原理图有相同的设计参量，这是原始设计参量保存在了新建模块的缘故。
（2）选择Tools→Occurrence Edit命令并单击Yes按钮扩展设计。注意，扩展后设计的所有数据和原理图会保存在磁盘。
（3）在层次视图中，单击每个daamp设计，每个模块的设计参量都不同。这些是元件的实体属性，实体属性存储在root设计中，设计参量用下标显示。
（4）观察daamp配置时，单击Tools→Occurrence Edit命令，如图4-6-11所示。
一个原理图包含了不止一个参量，必须使用Occurrence Edit命令来查看打包图。
（5）在层次视图中，单击root设计返回第一页的设计。
4.查找元件和网络
（1）选择Tools→Global Find命令。
（2）定位到Global Find窗口，如图4-6-12所示，在左上角的Name区域写入tc55b4257。单击Find按钮，8个TC55B4257元件被列出来。
图4-6-11 菜单栏
图4-6-12 Global Find窗口
在Name区域输入想要查找的网络和器件名，单击Find按钮，单击列表中的器件或网络，该器件或网络会高亮显示，其中Hierarchical Names和Library Locations是查看方式选项，表示用层次名还是库的位置来查看。
（3）在With Properties选项下，输入以下信息：Name——location，Value——u1。
（4）单击Find按钮，如图4-6-13所示。单击列表定位到元件u1。
（5）单击
按钮清除With Properties选项的全部内容，如图4-6-14所示。
图4-6-13 Global Find窗口
图4-6-14 清除With Properties选项的内容
（6）选择Net选项，在Name区域输入ra＜15..0＞，如图4-6-15所示。
（7）单击Find按钮，该总线显示在列表中。设计的三个页面都存在该总线。
（8）单击Library Locations单选按钮改变对象列表的排列方式，如图4-6-16所示。
5.使用全局向导
层次图设计中的网络的所有别名都显示在Global Navigation 窗口中，可以单击任何名称查看网络。
图4-6-15 查找ra＜15..0＞
图4-6-16 改变对象列表的排列方式
（1）在Name区域输入vclk。
（2）单击Find按钮，显示两个daamp下的vclk网络，如图4-6-17所示。
（3）选择Navigate选项，单击其中的一个vclk通过层次图进入，如图4-6-18所示。打开Global Navigation窗口。
图4-6-17 显示对象
图4-6-18 选择对象
（4）单击Close按钮关闭Global Find窗口。
（5）在Global Navigation窗口，单击Next按钮，如图4-6-19所示。
图4-6-19 Global Navigation窗口
通过vclk网络的参数看到Global Navigation窗口包含一个叫vclka的网络，该网络在root和data设计中。在PCB编辑器的网络列表中，这两个网络被合并为一个，命名为vclka。
（6）选择View→Global Navigate命令关闭Global Navigate窗口。